PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04271507 A

(43) Date of publication of application: 28.09.92

(51) Int. CI

H03H 15/00

(21) Application number: 03053164

(22) Date of filing: 26.02.91

(71) Applicant:

FUJITSU LTD

(72) Inventor:

NAWA TOSHIHIKO **UCHIJIMA MAKOTO TOZAWA YOSHIHARU**


(54) DIGITAL TRANSVERSAL FILTER


(57) Abstract:

PURPOSE: To realize the digital transversal filter able to cope with a higher bit rate.

CONSTITUTION: A product sum between input data by an odd number side arithmetic section 1 and odd number tap coefficients and a product sum between input data by an even number side arithmetic section 2 and even number tap coefficients are added by an adder section 3, from which an output is generated. Or a multiplier section 4 multiplies alternately input data and an odd number tap coefficient and an even number tap coefficient, an odd number side accumulate section 5 adds the result of multiplication between the data and the odd number tap coefficient and an even number-side accumulate section 6 adds the result of multiplication between the data and the even number tap coefficient, and an adder section 7 adds the accumulation result of the odd number accumulation section 5 and the accumulation result of the even number accumulation section 6 and generates an output to form the digital transversal filter.

COPYRIGHT: (C)1992,JPO&Japio





(19) [本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-271507

(43)公開日 平成4年(1992)9月28日

(51) Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示簡所

H 0 3 H 15/00

8731 -- 5 J

審査請求 未請求 請求項の数5(全 10 頁)

(21)出願番号

特願平3-53164

(22)出願日

平成3年(1991)2月26日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72) 発明者 那和 利彦

横浜市港北区新横浜3丁目9番18号 富士

通デイジタル・テクノロジ株式会社内

(72)発明者 内島 誠

神奈川県川崎市中原区上小田中1015番地

官士通株式会社内

(72)発明者 戸澤 義春

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 介理士 柏谷 昭司 (外1名)


(54) 【発明の名称】 デイジタルトランスパーサルフイルタ


(57) 【要約】

【目的】ディジタルトランスパーサルフィルタの構成に 関し、より高ピットレートに対応することができるディ ジタルトランスパーサルフィルタを提供することを目的 とする。

【構成】奇数側演算部1による入力データと奇数番目のタップ係数との積和演算結果と、偶数側演算部2による入力データと偶数番目のタップ係数との積和演算結果とを加算部3で加算して出力を発生する。または乗算部4で入力データに対して奇数番目のタップ係数と偶数番目のタップ係数とを交互に乗算し、奇数側累加部5で奇数番目のタップ係数との乗算結果を累加し、偶数側累加部6で偶数番目のタップ係数との乗算結果を累加し、加算部7で奇数側累加部5の累算結果と偶数側累加部6の累算結果とを加算して出力を発生することによってディジタルトランスパーサルフィルタを構成する。

本発明の原理的構成を示す図





【特許請求の範囲】

【請求項1】 複数個のタップ係数と入力データとをそ れぞれ乗算した結果を順次累加することによって出力を 得るディジタルトランスパーサルフィルタにおいて、入 カデータをその4倍の速度のクロックでサンプルしたデ 一夕と前記複数個のタップ係数中奇数番目のタップ係数 とを入力データの2倍の速度のクロックでそれぞれ乗算 して結果を順次累加する奇数側演算部(1)と、前記入 カサンプルと前記複数個のタップ係数中偶数番目のタッ 転クロックでそれぞれ乗算して結果を順次累加する偶数 側演算部(2)と、該奇数側演算部(1)の出力と偶数 側演算部(2)の出力とを加算する加算部(3)とを有 することを特徴とするディジタルトランスパーサルフィ

【請求項2】 複数個のタップ係数と入力データとをそ れぞれ乗算した結果を順次累加することによって出力を 得るディジタルトランスパーサルフィルタにおいて、入 カデータをその4倍の速度のクロックでサンブルしたデ び偶数番目のタップ係数とを交互に順次乗算する乗算部 (4) と、該乗算部(4)の奇数番目のタップ係数との 演算結果を入力データの2倍の速度のクロックごとに順 次累加する奇数側累加部 (5) と、該乗算部 (4) の偶 数番目のタップ係数との演算結果を前記入力データの2 倍の速度のクロックの反転クロックごとに順次累加する 偶数側累加部(6)と、該奇数側累加部(5)の出力と 偶数側累加部(6)の出力とを加算する加算部(7)と を有することを特徴とするディジタルトランスパーサル フィルタ。

【請求項3】 タップ係数を記憶する複数個のROM (32, ~32a)と、該各ROMの出力を遅延する複 数個のシフトレジスタ(31、~31。)とを有し、ア ドレス入力に応じて該各ROMから前記複数個のタップ 係数を読み出して対応するシフトレジスタを経て入力す ることによって前記演算を行うことを特徴とする請求項 1または2に記載のディジタルトランスパーサルフィル

【請求項4】 前記複数個のROMが、奇数側のROM (321.323.325) と偶数側のROM (321.32 40 4.32。)とを多重化して構成されていることを特徴と する請求項3に記載のディジタルトランスパーサルフィ ルタ。

【請求項5】 前配各ROMから読み出されるタップ係 数が、前記演算のクロックごとに変化することを特徴と する請求項3または4に配載のディジタルトランスパー サルフィルタ。

【発明の詳細な説明】

[0001]

トランスパーサルフィルタの構成に関し、特にディジタ ル復調器に用いられるディジタルトランスパーサルフィ ルタ(以下DTFという)に関するものである。

【0002】無線通信におけるディジタル復調器におい ては、ベースパンドで信号処理を行う場合、通常、アナ ログディジタル(A/D)変換の段階でアナログ信号を 1周期4サンブルし、そのデータをDTFによって波形 **整形して、タイミング再生等を行っている。**

【0003】 このようなDTFにおいては、高ビットレ プ係数とを前記入力データの2倍の速度のクロックの反 10 ートに対応可能なものであることが要望される。またビ ットレートが同じ場合は、ハードウエア規模を縮小する ことができるものであることが要望される。さらに、夕 ップ係数を変化させてタイミング再生を行う方式に対応 できるものであることが要望される。

[0004]

【従来の技術】ディジタル復調器において、ベースバン ドで信号処理を行う場合には、入力アナログ信号を1周 期4サンプルでA/D変換を行った結果のデータに対し て、DTFによって波形整形の処理を行ってタイミング ータと複数個のタップ係数中奇数番目のタップ係数およ 20 再生等を行っている。この場合のビットレートは、DT Fやタイミング再生回路および搬送波再生回路の動作速 度に依存する。特にDTFのタップ数が多い(例えば2 5タップ等) 場合には、DTF内部の乗算器等の演算速 度がネックになって、高ピットレートのものを実現でき ない場合が多い。

> 【0005】図9は従来のDTFの回路構成例を示した ものであって、6タップの場合を例示し、111~11 s, 1 21 ~1 2s はフリップフロップ (FF)、131 ~136 は乗算器、141~146,151~156 はフ 30 リップフロップ (FF) 、16: ~16: は加算器であ

【0006】図9に示されたDTFにおいては、各FF は人力信号のビットレートRの4倍のビットレートのク ロックで動作する。タップ係数Ct ~Cs をFF11t ~11s に取り込むとともに、入力をFF12; ~12 。 に並列に取り込み、対応するFFの出力をそれぞれ乗 算器13,~13。において乗算して、乗算結果をFF 14. ~14。に保持する。そして、FF14. の出力 をFF15: で遅延した信号とFF14% の出力とを加 算器 16: で加算してFF 15: に保持し、FF 15: の出力とFF14。の出力とを加算器162 で加算して FF15: に保持し、以下同様に順次積和の演算を行う ことによって、入力信号に対して波形整形した出力信号 を得る。

[0007]

【発明が解決しようとする課題】従来のDTFにおいて は、図9の例に示されるように、入力信号と所要数のタ ップ係数とを並列に乗算した結果に対して、各乗算結果 を順次足し合わせる積和の演算を行って出力を得るよう 【産業上の利用分野】本発明は、FIR型のディジタル 50 になっている。そのため乗算器における演算速度によっ

て、その動作速度が制限され、高ピットレートのものを 実現することが困難であるという問題があった。

【0008】本発明はこのような従来技術の課題を解決 しようとするものであって、乗算器における演算速度を 従来のDTFの場合の1/2にすることができ、従って 同一乗算器を使用した場合は、より高ピットレートに対 広することができるDTFを提供することを目的として

[0009]

【課題を解決するための手段】本発明は、図1において 10 (a) にその原理的構成を示すように、複数個のタップ 係数と入力データとをそれぞれ乗算した結果を順次累加 することによって出力を得るディジタルトランスパーサ ルフィルタにおいて、入力データをその4倍の速度のク ロックでサンプルしたデータと複数個のタップ係数中奇 数番目のタップ係数とを入力データの2倍の速度のクロ ックでそれぞれ乗算して結果を順次累加する奇数側演算 部1と、入力サンプルと複数個のタップ係数中偶数番目 のタップ係数とを入力データの2倍の速度のクロックの 反転クロックでそれぞれ乗算して結果を順次累加する偶 20 数側演算部2と、奇数側演算部1の出力と偶数側演算部 2の山力とを加算する加算部3とを有することを特徴と するものである。

【0010】また本発明は、図1において(b) にその 原理的構成を示すように、複数個のタップ係数と入力デ 一夕とをそれぞれ乗算した結果を順次累加することによ って出力を得るディジタルトランスパーサルフィルタに おいて、入力データをその4倍の速度のクロックでサン プルしたデータと複数個のタップ係数中奇数番目のタッ プ係数および偶数番目のタップ係数とを交互に順次乗算 する乗算部4と、乗算部4の奇数番目のタップ係数との 演算結果を入力データの2倍の連度のクロックごとに順 次界加する奇数側界加部5と、乗算部4の偶数番目の夕 ップ係数との演算結果を入力データの2倍の速度のクロ ックの反転クロックごとに順次累加する偶数側累加部6 と、奇数側累加部5の出力と偶数側累加部6の出力とを 加算する加算部?とを有することを特徴とするものであ る。

[0011]

【作用】ディジタル復調器のタイミング再生方式とし 40 て、DTFの出力をダブルサンプリングして位相差を検 出する方法があるが、この場合は4サンプルデータ中、 復調データ点とゼロクロス点の2点のデータがあればタ イミングを再生できる。そこでDTFの演算では、A/ D変換後の4サンプルデータに対して、データ点とゼロ クロス点の2サンプル分のデータを出力するデシメーシ ョン(decimation)を行えばよい。ただしこの場合、演 算精度を損なわないようにするため、4 サンプルデータ に対してすべて演算を行った上で、必要な2サンプルの データを出力させるようにする必要がある。この点に着 50 2、23、23。は乗算器、242、24、24。252、2

目して、図1に示すような構成にすることによって、従 来のDTFの1/2の演算速度で所要の演算を行わせる ことができる。

【0012】本発明のDTFにおいては、図1において (a) に示すように、複数個のタップ係数と入力データ とをそれぞれ乗算した結果を順次累加することによって 出力を得るディジタルトランスパーサルフィルタにおい て、奇数側演算部1を設けて、入力データをその4倍の 速度のクロックでサンプルしたデータと複数個のタップ 係数中奇数番目のタップ係数とを入力データの2倍の速 度のクロックでそれぞれ乗算して結果を順次累加し、偶 数側演算部2を設けて、入力サンプルと複数個のタップ 係数中偶数番目のタップ係数とを入力データの2倍の速 度のクロックの反転クロックでそれぞれ乗算して結果を 順次累加し、加算部3を設けて、奇数側演算部1の出力 と偶数側演算部2の出力とを加算してDTFの出力を発 生するようにしたので、従来のDTFの場合と比べて1 /2の演算速度で乗算器の演算を行って、所望の出力を 得ることができる。

【0013】また本発明のDTFにおいては、図1にお いて(b)に示すように、複数個のタップ係数と入力デ 一夕とをそれぞれ乗算した結果を順次累加することによ って出力を得るディジタルトランスパーサルフィルタに おいて、乗算部4を設けて、入力データをその4倍の速 度のクロックでサンプルしたデータと複数個のタップ係 数中奇数番目のタップ係数および偶数番目のタップ係数 とを交互に順次乗算し、奇数側累加部5を設けて、乗算 部4の奇数番目のタップ係数との演算結果を入力データ の2倍の速度のクロックごとに順次累加し、偶数側累加 部6を設けて、乗算部4の偶数番目のタップ係数との演 算結果を入力データの2倍の速度のクロックの反転クロ ックごとに順次累加し、加算部7を設けて、奇数側累加 部5の出力と偶数側累加部6の出力とを加算してDTF の出力を発生するようにしたので、従来のDTFの場合 と比べて1/2の演算速度で乗算器の演算を行って、所 望の出力を得ることができる。

[0014]

【実施例】図2は本発明の一実施例を示したものであっ て、6タップのDTFを構成した場合を例示し、20は 入力のビットレートRの4倍のビットレートのクロック 4 C K で動作するフリップフロップ (FF) 、 2 11, 2 1s, 21s, 22i, 22s, 22s は2倍のピットレートの クロック2CKで動作するフリップフロップ(FF)、 231,231,235 は乗算器、241,241,245,25 1,251,255 はクロック2CKで動作するフリップフ ロップ (FF)、261.263 は加算器であって、これ らは奇数側演算部を構成している。212、214、214、 222,224,226 は2倍のピットレートの反転クロッ ク*2CKで動作するフリップフロップ (FF)、23

5.25。 は反転クロック *2 C K で動作するフリップフロップ (FF)、262.26。 は加算器であって、これらは偶数側演算部を構成している。27 はクロック 2 C K で動作するフリップフロップ (FF)、28 は加算器、29 はクロック 2 C K で動作するフリップフロップ (FF) である。

【0015】4サンブルデータ入力は、FF20にクロック1CKで取り込まれたのち、奇数側演算部のFF221,22s,22s にクロック2CKで取り込まれ、FF211,21s,21s にそれぞれクロック2CKで取り込 10まれた奇数番号のタップ係数C1 Ca Cs と、乗算器231,23s,23s で乗算されて、乗算結果はFF241,24s,24s にクロック2CKで取り込まれる。そして、FF241の出力をFF251で遅延した信号とFF24sの出力とを加算器26、で加算してFF25s に保持し、FF25s の出力と下F24s の出力とを加算器26s で加算してFF25s に保持する。

【0016】FF20にクロック4CKで取り込まれたデータは、偶数側演算部のFF222,224,226にクロック*2CKで取り込まれ、FF213,214,216にそれぞれクロック*2CKで取り込まれた偶数番号のタップ係数C2,C4,C6 と、乗算器232,234,236で乗算されて、乗算結果はFF242,244,246にクロック*2CKで取り込まれる。そして、FF242の出力をFF252で遅延した信号とFF244の出力とを加算器262で加算してFF256に保持し、FF256の出力とFF246の出力とを加算器264で加算してFF256に保持する。FF256の出力は、クロック2CKでFF27に取り込まれる。

【0017】FF25,に保持された奇数例のデータと 30 FF27に保持された偶数例のデータとは、加算器28 で加算され、FF29でクロック2CKで整形されて出力される。図2に示されたDTFでは、デシメーションが行われて、図9に示された従来のDTFの場合と比べて乗算器の演算速度を1/2にすることが可能となる。

【0019】図4は、図3に示されたDTFの演算結果と2サンプル出力データとの関係を示したものであって、(a)は4サンプルデータを示し、(b)はDTF入力データ列x1,x2,x3,x4,x6,…に対するDTF演算結果の出力を示している。図3および図4を参照することによって、本発明によれば、4サンプルデータ中、

必要なD点およびZ点についての2サンプルデータだけをDTFの出力とすることができることが明らかであ

【0020】図5は本発明の他の実施例を示したものであって、タップ係数をクロックごとに変化させてタイミングを再生する方式に用いる場合のDTFの回路構成の例を示し、30は図2に示された実施例と同様のDTFを示し、31、 \sim 31。はそれぞれDTF30のタップ係数C1~C。に対応するリードオンリーメモリ(ROM)、321~32。はそれぞれROM31、 \sim 31。に対応して設けられたシフトレジスタ(SR)であって、SR31、31。は3段から構成されている。

7 【0021】図5の実施例においては、DTF30のタップ係数C、~C。をそれぞれROM32、~32。に予め記憶させておき、タイミング制御信号およびアドレス信号に応じて読み出し、SR31、~31。によって所要の時間遅延させてDTF30に与えることによって、図2の実施例の場合と同様にDTF動作を行わせることができる。図5の実施例によれば、DTFをディジタル復調器のタイミング再生回路に使用したような場合、DTFのタップ係数をクロックごとに変化させてタイミングを再生することができる。

30 【0022】図6は、図5の実施例におけるタップ係数のロード方法を示すタイムチャートであって、奇数側演算部に対するタップ係数のロードを例示し、ROM(1)321、ROM(3)325、ROM(5)325からクロック2CKに応じてタップ係数が読み出され、これに基づいてSR(1)311、SR(3)315、SR(5)315から所要のタイミングでタップ係数が出力されてDTF30にロードされることが示されている。なおタップ係数用ROMは、奇数側演算部用と偶数側演算部用とを多重化して用いるように構成することも可能40である。

【0023】図7は本発明のさらに他の実施例を示したものであって、多重処理を行う場合を示し、6タップの場合を例示している。40.41,412,413,421,422,423 は入力のビットレートRの4倍のビットレートのクロック4CKで動作するフリップフロップ(FF)、431,432,433 は乗算器、441,442,443,は2倍のビットレートのクロック2CKで動作するフリップフロップ(FF)、451,452 は加算器、461,462,463 は2倍のビットレートの反転クロック*50 2CKで動作するフリップフロップ(FF)、471,4

7

7: 48は加算器、49はクロック2CKで動作するフリップフロップ (FF) である。

【0024】4サンプルデータ入力は、FF40にクロ ック4CKで収り込まれたのち、FF421,42a,42 a にクロック4CKで取り込まれる。奇数番号のタップ 係数についての演算を行うときは、FF411,412,4 1, にそれぞれクロック4CKで奇数番号のタップ係数 Ci, Ci, Ci が取り込まれ、偶数番号のタップ係数につ いての演算を行うときは、FF411,412,41s にそ れぞれクロック4CKで偶数番号のタップ係数Ca. Ca. C: が取り込まれる。乗算器431,432,431 におい ては、FF421,422,423 に取り込まれたデータ入 カと、FF411,412,413 に取り込まれたタップ係 数との乗算を行い、乗算結果は奇数番号のタップ係数の 場合は、乗算器431の出力をFF441で遅延した信 号と乗算器43。の出力とを加算器45」で加算してF F442 に保持し、FF442 の出力と乗算器43。の 出力とを加算器452で加算してFF443に保持し、 偶数番号のタップ係数の場合は、乗算器431の出力を 算器47:で加算してFF462に保持し、FF462 の山力と乗算器43。の山力とを加算器472で加算し てFF46。に保持する。そして加算器48でFF44 』の出力と、FF46』の出力とを加算し、加算結果の 出力をFF49で整形して出力を発生する。

【0025】図7の実施例によれば、人力データとタップ係数との乗算を行う部分を、奇数番号のタップ係数の演算と奇数番号のタップ係数の演算とに共用しているので、ハードウエア規模が縮小される。

【0026】なお、図7に示された実施例の場合も、タ 30 ャートである。
ップ係数を予めROMに記憶させておき、これを読み出
して所要のタイミングで乗算器に与えて乗算を行わせる
ようにすることもできる。またこのROMを、奇数側の
タップ係数と偶数側のタップ係数とで多重化して使用するようにしてもよい。これによって、DTFにおいて、
クロックごとにタップ係数を変化させる制御を行うこと
が可能となる。
である。

【0027】図8は、本発明のDTFを適用した復調器 【図7】を例示したものであって、50は直交検被部、51,5 【図8】 2はアナログディジタル変換器 (A/D)、53,54 40 である。は本発明のDTF、55はキャリアリカバリ(CR)、 【図9】 56はシンボルタイミングリカバリ(STR)、57は クロック源である。 1 奇養

【0028】入力QPSK変調液信号は、直交検波部50において直交検波されて直交成分に分解され、A/D51,52においてそれぞれクロック源57のクロックを用いてディジタル信号に変換されて、DTF53,54に入力される。DTF53,54は、STR56からそれぞれタップ係数を設定されることによって、A/D

51,52からのディジタル化された入力信号をそれぞれ被形整形して、CR55に入力する。CR55は、この波形整形された直交信号入力からI成分とQ成分とからなる復調データを発生して出力する。一方、STR56はDTF53,54の出力の位相差を検出して、位相差に対応してタップ係数を発生して、DTF53,54

【0029】図8に示された復調器では、例えば図5に示されたDTFを用いて、クロックごとにDTFのタップ係数を変化させることによって、入力液形の変化に応じてDTF特性を変化させることができ、従って常に最良の状態で復調を行うことができる。

[0030]

に供給する。

数との乗算を行い、乗算結果は奇数番号のタップ係数の 場合は、乗算器431の出力をFF441で遅延した信 号と乗算器432の出力とを加算器451で加算してF F442に保持し、FF442の出力と乗算器433の 出力とを加算器452で加算してFF443に保持し、 個数番号のタップ係数の場合は、乗算器431の出力を FF461で遅延した信号と乗算器432の出力とを加 算器471で加算してFF462に保持し、FF462の出力と乗算器433の出力とを加算器472で加算してFF462に保持し、FF462の出力と乗算器433の出力とを加算器472で加算してFF463に保持する。そして加算器48でFF44 の出力と乗算器43。の出力とを加算器472で加算し 不FF463に保持する。そして加算器48でFF44 の出力と、FF463の出力とを加算し、加算結果の

【図面の簡単な説明】

【図1】 (a), (b) は本発明の原理的構成を示す図である。

【図2】本発明の一実施例を示す図である。

【図3】図2の実施例における各部信号を示すタイムチ ・セートである。

【図4】本発明のDTFの演算結果と2サンプル出力データとの関係を示す図であって、(a) は4サンブルデータを示し、(b) はDFT人力データ列x1, x2, x3. x4, x5, …に対するDFT演算結果の出力を示す。

【図5】本発明の他の実施例を示す図である。

【図 6】 タップ係数のロード方法を示すタイムチャート である。

【図7】本発明のさらに他の実施例を示す図である。

【図8】本発明のDTFを適用した復調器を例示する図である。

【図9】従来のDTFの回路構成例を示す図である。 【符号の説明】


- 1 奇数侧演算部
- 2 偶数側演算部
- 3 加算部
- 4 乗算部
- 5 奇数側累加部
- 6 偶数侧累加部
- 7 加算部


【図1】


【図2】

本発明の原理的構成を示す図

本発明の一実験例を示す図









【図3】

【図4】



本発明のDTFの演算結果と2サンブル出力データとの 関係を示す図






DΑ	C1 X1+ C2X2 + C3X3 + C4X4+ C5X5 + C4X4
	C1 X2 + C2X3 + C3X4 + C4X5 + C5X6 + C5X7
Z点	C1 X2+C2 X4+C3 X5+C4 X6+C3 X7+C6 X8
	C1 X4+ C2 X5 + C3 X6 + C4 X7 + C5 X8 + C6 X9
DΑ	C1 X5+C2 X5 + C3 X7 + C4 X8+C5 X8 + C8 X10
	C1 X4+ C2 X7 + C2 X8+ C4 X4+ C5 X10 + C5 X11
1	
	İ
i	i

[図5]

本発明の他の実施例を示す図

\$(5)




[図6]

タップ保敷のロード方法を示十タイムチャート


[図7]

本発明のさらに他の実施例を示す図



【図8】

本発明のD T F を適用した復調器を例示する図



【図9】

従来のDTFの回路構成例を示す図

